

## 積層チップインダクタ

(1980年～現在)

見学可能：  
TDK 歴史館

Key-words：インダクタ、コイル、積層

インダクタ（コイル）は、フェライト材料や誘電体セラミック材料などのコアに巻かれた導線に電流を流すことにより発生する電磁気的作用を利用したインピーダンス素子である。この原理のためにコンデンサや抵抗など他の受動部品に比べ構造が複雑となり小型化は比較的遅れていた。

積層チップインダクタは、銅線による巻線を一切用いず、フェライト材料と導体材料をミクロン単位で印刷積層するという積層集積技術を駆使して小型化を実現した。機械的な巻線が一切なく、導体印刷の微細化を行えば小型化が可能であるという大きな利点があり、小型、軽量化に向いている。

1980年代初め、ポータブルラジオやヘッドフォンステレオから採用が始まり、現在でも携帯電話や車載機器などで広く採用されている。

## 1. 製品適用分野

携帯電話、チューナ、ウェアラブル機器、車載機器、通信機器の高周波回路など

## 2. 適用分野の背景

1970年代後半にワイシャツのポケットに入るポータブルラジオが発売された。産業用、軍用電子機器でしか用いられていなかった表面実装という部品実装技術が、このポータブルラジオの発売を契機に一般民生電子機器でも広く使われるようになった。表面実装技術<sup>注1)</sup>とは、表面実装部品<sup>注2)</sup>(SMD: Surface Mounted Device)を用いた実装技術で、プリント基板上に作られたランドと呼ばれる導体パターンに電子部品を直接載せてはんだ付けする。スルーホールを必要としないことから、部品実装密度が大幅に増大し基板の小型化、電子機器の小型化が大幅に進んだ。

受動部品ではコンデンサ、抵抗からSMD対応が進められた。しかし、インダクタはフェライト材料などのコアに巻かれた導体に電流を流すことで発生する電磁気作用を利用するインピーダンス素子が原理となるため、他の受動部品に比べ構造が複雑となりSMD対応は比較的遅れていた。

1980年にインダクタのSMD対応への一つ的手段として、積層工法を用いたインダクタ（積層チップインダクタ）が開発された。ポータブルラジオ、ヘッドフォンステレオから採用が始まり、現在でも携帯電話、ウェアラブル機器、車載機器などで広く採用されている。

## 3. セラミックの特徴

導体材料は、銀Agを用いるのが一般的である。Agは導電率が高いので、銅損を低く抑えることが

でき、Q特性（Quality factor）を高めることが出来る。

Agの融点は約962℃である。そのため、内部導体としてAgを用いるためには焼成温度を900℃以下にする必要があり、その温度で焼結できるフェライト材料、誘電体セラミック材料が開発された。低温で焼結させるため、粉体の微細化や低融点物質の添加が一般的な手法となっている。

## 4. 製品

積層チップインダクタは、その使用用途により2種類に分類できる（表1）。

一つは、磁性体としてフェライト材料を用いた「積層フェライトコイル」である。数MHzから百MHzで使用される。DCDCコンバータ対応チョークコイル用途、デカップリング用途、マッチング回路、フィルタ回路、コンデンサと組み合わせた共振回路などに用いられる。磁気シールド構造により高密度実装が可能で、Q特性も高く、機器の小型・軽量化に最適なインダクタである。

積層フェライトコイルの長所としては、閉磁路構造のためインダクタンスの取得効率が高く、直流抵抗が低いことがあげられる。また、電極が磁性体フェライトの内部に封じ込められているので、磁気シールド型（閉磁路構造）となっている。したがって、部品どうしのクロストーク<sup>注3)</sup>が少なく、高密

表1 積層チップインダクタの種類

種類	積層フェライトコイル	積層セラミックコイル
外観		
使用材料	High Q 磁性体 フェライト材料	Low Loss 誘電体 セラミック材料
内部導体	Ag	Ag

注1 電子部品をペー  
スト状のはんだを塗布  
したプリント基板に自動  
装着機で装着する。  
その後、はんだの融点  
以上に加熱することで  
電子部品をプリント基  
板上に接着する。

注2 表面実装技術を  
適応できる部品であ  
る。

注3 信号線路が、別  
の線路の信号や漏れ磁  
束を拾ってしまうこ  
と。

度実装に最も適した構造となっている。

もうひとつは、携帯電話の高周波回路部に用いられる「積層セラミックコイル」である。数百 MHz から数 GHz の非常に高い周波数帯域で用いられる。これほど高い周波数では、コア材としてフェライト材料を使用できず、高周波帯域でも損失特性に優れた誘電体セラミック材料を用いる。

## 5. 製法

積層チップインダクタは、ワイヤの巻線を一切用いず、フェライト材料と導体材料をミクロンオーダーで積層するという積層集積技術を駆使している。製造プロセスを図1に示す。積層チップコンデンサの製造プロセスに似ているが、大きく異なるのがビアホール加工である。

積層チップインダクタの場合、内部導体を3次元的に螺旋状に構成する必要がある。そこで、シートにビアホールを開けて上下方向の導通を確保する。ビアホール形成は、レーザ照射による方法が主流である。機械的巻き線が一切なく、積層パターンのファイン化が行えれば、小型化が可能であるという大きな利点があり、小型、軽量化に向いている。開発当時は3216形状(3.2×1.6 mm)であったが、現在は0402形状(0.4×0.2 mm)まで量産されている。

## 6. 製品性能・スペック

積層フェライトコイルと積層セラミックコイルの電気的特性の違い、製品ラインアップを、それぞれ図2、表2に示す。

高密度実装が進む携帯電話での用途が多い積層セラミックコイルは、小型形状化が急速に進んでおり、コイルの損失を表すQ特性が数百 MHz から数 GHz で大きくなる特徴となっている。

積層フェライトコイルは、高いインダクタンスと低い直流抵抗を求められるため比較的大きな形状となり、数 MHz から数十 MHz で大きいQ特性となっている。

## 7. 現在・将来展望

積層チップインダクタは、DCDCコンバータ用途の電流対応チョークコイルの用途が多くなってきている。増大する電流対応のために、飽和磁束密度の高い軟磁性金属材料がコア材として使用され、耐電流対応の積層構造の開発が進められている。一方、車載機器に対しては、125℃より高い温度での動作保証が求められており、材料および積層構造によ




図1 製造プロセス




図2 電気特性  
(Q Factor vs. 周波数特性)

表2 積層チップインダクタのラインナップ

○積層フェライトコイルのラインナップ

形状	寸法	インダクタンス	公差
1005	1.0 × 0.5 mm	0.056 ~ 2.2 μH	± 4 nH, ± 5 ~ 20%
1608	1.6 × 0.8 mm	0.047 ~ 33 μH	± 5 ~ 20%
2012	2.0 × 1.25 mm	0.047 ~ 100 μH	± 5 ~ 20%

○積層セラミックコイルのラインナップ

形状	寸法	インダクタンス	公差
0402	0.4 × 0.2 mm	0.2 ~ 33 nH	± 0.1 ~ 0.3 nH, ± 3 ~ 5%
0603	0.6 × 0.3 mm	0.3 ~ 180 nH	± 0.1 ~ 0.3 nH, ± 3 ~ 5%
1005	1.0 × 0.5 mm	0.3 ~ 560 nH	± 0.1 ~ 0.3 nH, ± 2 ~ 5%

る開発が進められている。今後も、これらの用途で継続して開発が進められると考えている。

積層セラミックコイルについては、ICチップ内部への集積化により更なる小型化が進んでいる。また、回路損失を極限まで小さくするため、更なるQ特性の高性能化が求められ開発が続いている。今後も、高性能、小型化対応の開発が進められると予想している。

[連絡先] 佐藤 高弘 (さとう たかひろ)  
TDK (株) マグネティクス B.Grp  
〒018-0731 秋田県由利本荘市大内三川字弘川  
146-1